1樓：心靜則思明
可參考數電中 ttl整合線路 輸入端負載特性。
簡要說：r>2.5k歐 輸入相當於1；r<0.7k歐輸入相當於0；r在這兩者之間，一般不允許。
ttl閘電路輸入端通過電阻接地相當於輸入什麼電平
2樓：顧小蝦水瓶
輸入了高電制平。在數字邏bai輯電路中，低du電平表示0，高電平表示1。一般規zhi定低電平為0~dao0.25v，高電平為3.5~5v。
也有其他的可能，如在移動裝置中電池的電壓會隨使用時間的的推移而降低，如果規定高電平最低為3.5v的話可能裝置的使用時間會大大降低，此時規定的高電平電壓會低一點，最低會有1.7v左右。
3樓：墨汁諾
低電平。
輸入端bai(沒有其它訊號du**)通過zhi電阻接dao地或不通過電阻接地均回
為低電平。
ttl輸入端答如果不用，也不要懸空，不接電阻為高電平，但因為是高阻，很容易被幹擾成低電平，一般是通過電阻到地，使之成為低電平或加上拉電阻到電源成為可靠的高電平。
4樓：匿名使用者
ttl輸入端如果不用，也不要懸空，不接電阻為高電平，但因為是高阻，很容易被幹擾成低電平，一般是通過電阻到地，使之成為低電平或加上拉電阻到電源成為可靠的高電平
5樓：陳堅道
輸入端(沒有其它訊號**)通過電阻接地或不通過電阻接地均為低電平。
6樓：宋國真人
因為ttl電路有電流通過，所以當所接的電阻大於2kω時，輸入為高電平，所接電阻小於0.7kω時，輸入為低電平，希望能幫助你！
為什麼cmos閘電路的輸入端通過電阻接地時，總是相當於低電平
7樓：墨汁諾
就是把輸入端通過電阻接到了地，***s元件是電壓控制的，輸入電流很小（近乎是0），版在電阻上的權
壓差幾乎是0（歐姆定律），也就是電阻兩端電位相等，地就是0電位，就是低電平。
因為cmos電路輸入阻抗很高，輸入端通過電阻接地時，所以相當於低電平。
cmos是高阻抗電路，輸入端通過電阻接地就是把輸入端下拉到低電平，因為這個電阻遠小於輸入阻抗。
8樓：很是感動
因為cmos電路輸入阻抗很高，輸入端通過電阻接地時，所以相當於低電平。
某ttl閘電路的輸入端通過一0.5kω的電阻接地，則該輸入端相當於 輸入（ ）電平
9樓：匿名使用者
某ttl閘電路的輸入端通過一0.5kω的電阻接地，則該輸入端相當於 輸入（ 低）電平
10樓：匿名使用者
第99回 守官箴惡奴同破例 閱邸報老舅自擔驚 第100回 破好事香菱結深恨 悲遠嫁寶玉感離情
ttl同或門輸入端通過100k歐電阻接地，相當於高電平還是低電平？
11樓：匿名使用者
ttl同或門輸入端通過100k歐電阻接地，輸入端輸入相當於高電平。
邏輯閘電路 輸入端接電阻問題
12樓：
ttl邏輯閘輸入端通過小電阻入地，相當於接低電平；
通過大電阻入地，相當於回
接高電平；
如果接在vcc上，無論是直接相連、通過小電阻、通過大電阻，都是輸入的高電平；
大電阻指的是大於「開門電阻」，小電阻指的是小於「關門電阻」。
oc門的輸出相「線與」，兩個oc門的輸出只要有一個為0，則輸出就是0，否則為1.
解釋：oc 指的是開集電極輸出，npn三極體發射極接地，從集電極輸出。顯然如果三極體開通，則集電極為0；如答果不開通，集電極懸空的話，既不是1也不是0，所以往往要通過外接電阻連到vcc,
兩oc門三極體集電極連在一起，又通過電阻接到vcc,當然是只要一個開通，輸出就是0
沒有畫圖，因為上傳**很可能不能提交，見諒。
望採納。
13樓：匿名使用者
輸入端接ucc是高電平，接地是低電平。
邏輯閘一個輸入端接一個電阻接地後，他是高電平還是低電平？
14樓：墨汁諾
ttl邏輯閘輸入
bai端通過小電du
阻入地，相當於接低電平；zhi通過大電阻dao入地，相當於接高電平；回
如果接在vcc上，無答論是直接相連、通過小電阻、通過大電阻，都是輸入的高電平；大電阻指的是大於「開門電阻」，小電阻指的是小於「關門電阻」。
ttl輸入端是內部三極體發射極，其內部有基極上拉電阻，因此ttl輸入端接低電平時有電流通過·輸入端入地，這樣才能輸入低電平邏輯；如果輸入端接大電阻或開路，輸入端就會產生較大的電壓降，當這個電壓降接近或高於3.6v，ttl就會認為是輸入高電平。
15樓：匿名使用者
ttl邏輯閘輸入端通過小電阻入地，相當於接低電平；
通過大電阻入地，相當於接版高電平；
如果接在權vcc上，無論是直接相連、通過小電阻、通過大電阻，都是輸入的高電平；
大電阻指的是大於「開門電阻」，小電阻指的是小於「關門電阻」。
oc門的輸出相「線與」，兩個oc門的輸出只要有一個為0，則輸出就是0，否則為1。
16樓：鵬
接大電阻接地是高電平，小電阻接地是低電平
17樓：匿名使用者
這種接法叫下拉，在沒有其它高電平的時候，會把這點的電平拉到0.如果你接上內5v電壓，它就變成高容的，撤去後，又恢復低電平。它在沒有其它輸入的情況下是0。
同理接到5v就是上拉，沒有其它輸入的時候，就是高電平，輸入0的時候就變成0，不影響的。這種做法就是減弱其它未知狀態作用，如脈衝干擾什麼的
18樓：匿名使用者
輸入端接一個電阻到地就變成了低電平.
19樓：老七九蕾蕾
高啊，電阻上有電壓的
CMOS和TTL整合閘電路多餘輸入端如何處理
輸入接高或者接地,一般要求輸出不能為高電平 與門,接高電平 電源正極 或門,接低電平 接地 ttl與非閘電路多餘輸入端的處理方法 對於ttl 與非門,只要電路輸入端有低電平輸入,輸出就為高電平,只有輸入端全部為高電平時,輸出才為低電平。根據其邏輯功能.當某輸入端外接高電平時耐其邏輯功能無影響,根據這...
對於cmos與非閘電路，哪個是多餘的輸入端的正確處理方
d.因為根據與非門的真值表，只要有一個輸入端為低電平，輸出即為低電平，從而直接影響輸出結果。而接高電平不會，其輸出結果至於敏感的輸入有關。對cmos與非閘電路，其多餘輸入端正確的處理方法是 d.因為根據與非門的真值表，只要有一個輸入端為低電平，輸出即為低電平，從而直接影響輸出結果。而接高電平不會，其...
ttl電路中輸出端可實現線與功能的電路是什麼
ttl電路中輸出端可實現線與功能的電路是 oc門 oc門，又稱集電極開路門，open collector。線與邏輯，即兩個輸出端 包括兩個以上 直接互連就可以實現 and 的邏輯功能。在匯流排傳輸等實際應用中需要多個門的輸出端並聯連線使用，而一般ttl門輸出端並不能直接並接使用，否則這些門的輸出管之...